MEMS構造をCMOS-LSIと一体化した加速度センサー開発―超小型で1G以下の高分解能検知を実現―

要点

• 高分解能MEMS加速度センサーをCMOS-LSI直上に1チップ集積
• 高分解能加速度センサーの小型化・汎用化を実現

概要

東京工業大学異種機能集積研究センターの益一哉センター長（教授）と山根大輔助教、町田克之連携教授は東京大学先端科学技術研究センターの年吉洋教授、NTTアドバンステクノロジ（NTT-AT、木村丈治社長）と共同で、超低雑音特性を有するMEMS^[用語1]加速度センサーをセンサー回路からなるCMOS-LSI^[用語2]の直上に集積化することに成功した。これにより、従来のMEMS技術では困難だった1G（重力加速度）以下の高分解能検知をワンチップのMEMSセンサーで実現した。

同研究グループはこれまでに金を材料としてMEMS加速度センサーの錘（おもり）を10分の1以下に小型化、さらにMEMS構造をLSI上に集積する作製法を開発し、センサーの小型化と寄生容量低減による高性能化を提案した。こうした実績をもとに今回はMEMS構造をCMOS-LSI上に初めてワンチップ集積化し、その基本性能を実証した。

高分解能加速度センサーの小型化・汎用化における革新的な技術であり、医療・ヘルスケア、インフラ診断、移動体制御、ロボット応用など様々な動き検知用途において新しいデバイス・システム開発につながると期待できる。

研究成果は11月上旬に韓国の釜山で開催された国際会議「IEEE SENSORS 2015」で発表した。この研究は科学技術振興機構（JST）CRESTの支援を受けた。

研究成果

東工大の益教授らの研究グループは、高密度材料MEMS技術によるMEMSセンサーの高性能化技術、および多種多様なMEMSセンサーを集積回路上に作製する独自技術をこれまでに開発している。今回はこれらの技術を発展させ、CMOS-LSI直上に超小型・超高分解能MEMS加速度検出デバイスをワンチップ集積化することで、MEMS加速度センサーの小型化と分解能向上の両立に成功した。

具体的には、静電容量型MEMS加速度センサーの小型化と高分解能を両立するため、高密度の金を錘に用いた小型・高分解能のMEMSデバイスをCMOS-LSI上にワンチップ集積化した。これにより、従来のMEMS加速度センサーと同等のサイズで1G以下の高分解能検知を実現可能とした。今回の研究ではMEMSとCMOS-LSIの集積化に半導体微細加工技術と電解金めっきを用いており、超小型・超高分解能加速度センサーの汎用化技術として期待できる。

図1. チップ写真

図2. デバイス断面図

研究の背景

加速度センサーの検出性能は錘の質量に比例するため、錘サイズ小型化と検出分解能向上にトレードオフが生じる。従来のシリコンMEMS加速度センサーは、高い検出分解能を得るために錘サイズが増大し、小型化が困難だった。また、汎用的な静電容量型加速度センサーを用いて微小加速度を検出する場合、寄生容量を大幅に低減する必要がある。しかし、シリコンMEMS技術では錘サイズが大きく、センサー回路からなるLSIと集積する際に寄生容量が増大する課題があった。

今後の展開

超小型・超高分解能の小型加速度センサーの実現は、様々な動き検知用途においてブレイクスルーとなる。特に医療・ヘルスケア、インフラ診断、移動体制御、ロボット応用などにおいて新しいデバイス・システム開発につながると期待できる。さらに近年、多種多量のセンサーをヒトやモノのあらゆる情報取得に適用する技術開発が世界的に盛んであることから、動き検知に必要不可欠な加速度センサーの小型・高性能化を可能にする今回の研究成果は非常に有用であるといえる。