トポロジカル絶縁体による磁性体の超高速磁化反転に成功 超高速スピン軌道トルク磁気抵抗メモリの実用化へ加速

東京工業大学 工学院 電気電子系のファム・ナム・ハイ准教授、外国人特別研究員のNguyen Huynh Duy Khang（ゲィン・フン・ユィ・カン）研究員（研究当時）、NHK放送技術研究所の宮本泰敬主任研究員を中心とした共同研究チームは、トポロジカル絶縁体^[用語1]を用いて、垂直磁気異方性^[用語2]を持つ磁性薄膜を低電流密度かつナノ秒の超高速に磁化反転させることに成功した。

近年、スピン軌道トルク方式を利用した磁気抵抗メモリ（SOT-MRAM）は、超高速で動作可能であることから注目を集めている。SOT-MRAMでは、スピンホール効果^[用語3]を利用して電流からスピン流を生成し、このスピン流の作用によってデータの書き込み（磁化反転）を行う。その開発初期からスピン流源の材料として用いられている重金属は、スピンホール効果によるスピン流の生成効率を表すスピンホール角θ_SHが0.1台と小さい。そのため、垂直磁気異方性を持つ磁性薄膜を超高速磁化反転させるのに必要な電流密度が約3×10⁸ A/cm²と極めて高く、実用上の問題があった。一方、近年注目されているトポロジカル絶縁体は、1を超える巨大なθ_SHを有するため、超高速磁磁化反転に必要な電流密度を劇的に低減することができると期待されている。

今回の研究では、BiSbトポロジカル絶縁体と垂直磁気異方性を示す(Pt/Co)多層膜の接合を作製し、1～4ナノ秒の超高速磁化反転に必要な閾値電流密度が従来よりも1桁少ないことを実証した。これにより、超高速SOT-MRAMの開発加速が期待できる。

本研究成果は4月11日（米国時間）、米国の学術誌「Applied Physics Letters」のEditor's Pickとして掲載された。

低炭素社会やスマート社会の実現には、大容量かつ超高速の不揮発性メモリの実用化が不可欠である。超高速の不揮発性メモリを半導体の電子回路に集積できれば、エネルギー効率の良いICT機器が実現できると期待されている。この要件を満たすメモリとして、垂直磁気異方性を持つ磁性体を利用した磁気抵抗メモリ（MRAM）が注目されている。MRAMにデータを書き込むためには、電子のスピン角運動量の流れであるスピン流を磁性体に注入することによって、磁化反転を行う。現在、スピン流の生成には、別の磁性体からスピン流を注入するスピン移行トルク（STT）方式が実用化されている。しかしSTT方式では、電流からスピン流を生成する効率は磁性体のスピン分極率で決まるため、原理的に1を超えることができない。したがって、垂直磁気異方性を持つ磁性体を磁化反転させるためには、素子の劣化が懸念されるほどの大電流を要する。そのため、市販のSTT-MRAMは超高速磁化反転ができず、比較的長い30～50ナノ秒で書き込みを行っている。しかし、この書き込みスピードは半導体の電子回路のキャッシュメモリとして不十分である。

この欠点を解決するため、磁性体に接合した非磁性体に電流を注入し、スピンホール効果を介してスピン流を生成するスピン軌道トルク（SOT）方式が近年注目を集めている。SOT方式では、スピンホール角θ_SHだけでなく、非磁性体の構造によってもスピン流の生成効率を向上できる。さらに、θ_SHは原理的に1を超えることができる。したがって、SOT方式はSTT方式よりも大きなスピン流生成効率を容易に実現できるため、書き込み電流を低減することができる。また、SOT方式では、電流をメモリ素子に注入する必要がないため、素子劣化も軽減される。

SOT方式を用いる場合、低電流で大きなスピン流を生成するという観点から、大きなθ_SHを有している材料を用いる必要がある。SOT-MRAMの開発ではこれまで、プラチナ（Pt）やタングステン（W）、タンタル（Ta）などの重金属がスピン流源として用いられてきた。しかし、重金属ではθ_SHが0.1～0.4程度と小さいため、垂直磁化膜をナノ秒レベルで超高速磁化反転させるのに必要な電流密度が約3×10⁸ A/cm²と極めて高い。

一方でトポロジカル絶縁体は、トポロジーに保護された表面状態（TSS）の寄与により、1を超える巨大なθ_SHを有している。したがって、トポロジカル絶縁体をスピン流源として用いれば、垂直磁化膜の超高速磁化反転に必要な電流密度を大幅に低減できる。

研究チームは、高い電気伝導率と巨大なスピンホール効果を有するBiSbトポロジカル絶縁体に注目してきた。今回の研究では、超高速磁化反転を実証するために、垂直磁気異方性の大きな(Pt/Co)多層膜とBiSbトポロジカル絶縁体との接合を、スパッタリング法^[用語4]を用いて酸化Si基板上に製膜した（図1（a））。次に、1,000 nm×800 nmの素子を作製し（図1（b））、パルス幅が1～4ナノ秒のパルス電流を掃引した時の磁化反転を評価した（図1（c）～（f））。また、3ナノ秒の正負のパルス電流（1.3×10⁷ A/cm²）をBiSbに連続的に印加した時の磁化反転も評価した（図1（g））。面内に印加したバイアス磁場の向きを逆にすると、磁化反転の向きが逆になったことから、SOT方式による超高速磁化反転が確認された。

図1

（a） 超高速磁化反転を実証するための膜構造。（b）作製した素子の写真。（c）-（f） パルス幅 1～4ナノ秒のパルスナノ秒電流を掃引した時の磁化反転。（g） 3ナノ秒の正負のパルス電流（1.3×10⁷ A/cm²）をBiSbに連続的に印加した時の磁化反転。（h） 1ナノ秒から1ミリ秒まで、様々なパルス電流を印加した時の磁化反転に必要な閾値電流密度。

さらに研究チームは、磁化反転に必要な電流密度の大小の指標として、絶対零度における閾値電流密度J_thoを評価した。今回作製した素子に1ナノ秒から1ミリ秒までの様々なパルス電流を印加し、磁化反転に必要な閾値電流密度を測定した（図1（h））。電流のパルス幅が100ナノ秒より長い場合、磁化は熱揺らぎによるアシストを受けるため、J_thoよりも小さい電流密度で反転する。熱揺らぎによるアシストの領域の電流密度を外挿すると、J_tho=2.5×10⁶ A/cm²が得られた（図1（h）の赤の点線）。一方、パルス幅が10ナノ秒よりも短い場合には、必要な電流密度はパルス幅と逆比例して急増し、J_thoよりも高くなる。この超高速領域を外挿すると、J_tho=4.1×10⁶ A/cm²が得られた（図1（h）の緑の点線）。いずれのJ_thoの値も、従来研究されてきた重金属のJ_thoより2桁小さい。これらの結果により、トポロジカル絶縁体を用いることによって、超高速磁化反転に必要な電流密度を劇的に低減することに成功した。

今回作製した素子では、サイズが約1,000 nm×800 nmと比較的大きいにもかかわらず、低電流密度で1～4ナノ秒の磁化反転を実現できたことから、素子サイズを90 nm以下に微細加工すれば、低電流密度で200ピコ秒の超高速磁化反転が期待できる。このスピードは、現在使われている最速の半導体メモリSRAMと並ぶ。したがって本研究成果は、将来的に半導体電子回路のキャッシュメモリを不揮発化させることで、ICT機器の低消費電力化に貢献するものだといえる。